業(yè)界熟知的摩爾定律，(Moore Law)在尺寸繼續(xù)縮小方面可能己經(jīng)走到終結(jié)，導(dǎo)致業(yè)界議論紛紛。然而世界未日不可能到來(lái)，因?yàn)閷?shí)際上摩爾定律已經(jīng)向三個(gè)分支發(fā)展，包括如下;

 

·    More Moore;延續(xù)摩爾

 

    繼續(xù)走尺寸縮小，目前己達(dá)10納米;

 

    ·More than Moore;擴(kuò)充摩爾

 

    利用SiP，或者SoC方法將眾多不同制造工藝的芯片集成在一個(gè)封裝內(nèi),或稱異質(zhì)集成，包括digital，memory，RF，Analog，MEMS，Sensor。

 

    ·Beyond Moore;超越摩爾

 

    將采用新的材料及新晶體管架構(gòu)，如III-V,納米線，納米管，硅光電子等。

 

    在現(xiàn)階段，至多說(shuō)定律的三個(gè)分支中，”延續(xù)摩爾”的部分，即走尺寸縮小的部分遇到了困難。目前邏輯制程剛進(jìn)入10納米，預(yù)期明年可實(shí)現(xiàn)量產(chǎn)。而下一代節(jié)點(diǎn)的7納米制程，要到2018年，其中很大的一個(gè)變數(shù)，可能采用EUV光刻。業(yè)界尚在探索的是5納米制程，估計(jì)要采用新的溝道材料，包括III-V族，或者納米線，或者環(huán)柵結(jié)構(gòu)。但是尺寸繼續(xù)縮小下去的另一問(wèn)題，財(cái)務(wù)平衡矛盾會(huì)顯現(xiàn)。因?yàn)闃I(yè)界預(yù)測(cè)一個(gè)7納米制程的SoC產(chǎn)品設(shè)計(jì)，費(fèi)用可高達(dá)500M美元以上，相比28納米的設(shè)計(jì)費(fèi)用要高出9倍。如此高的設(shè)計(jì)費(fèi)用，能有什么產(chǎn)品，有幾千萬(wàn)塊以上數(shù)量的市場(chǎng)需求支持它，仍是個(gè)未知數(shù)。表明定律從技術(shù)上可行，而從財(cái)務(wù)平衡的角度，大部分fabless可能已失去對(duì)于7納米產(chǎn)品的吸引力。由此表明定律的尺寸縮小部分可能已成擺設(shè)，缺乏實(shí)際的使用價(jià)值。

 

    然而半導(dǎo)體業(yè)界似乎沒(méi)有絲毫的擔(dān)憂，因?yàn)樗�的第二分�?”超越摩爾”部分正剛啟步，多種異質(zhì)工藝的集成,而且相信未來(lái)的前景更加誘人。正如半導(dǎo)體代工教父張忠謀在2016年初曾判斷，”物聯(lián)網(wǎng)時(shí)代智能芯片的趨勢(shì)之一，是將不同產(chǎn)品一起封裝的先進(jìn)封裝技術(shù)，讓一顆芯片能整合更多功能，更節(jié)省空間，起到”綠色革命”的作用”。

 

    至于第三個(gè)分支”超越摩爾”，各種新的材料及晶體管架構(gòu)等，它們的前景更為廣闊。

 

    因此對(duì)于摩爾定律，要用新的視界去觀察它，認(rèn)識(shí)它�，F(xiàn)階段至多可以認(rèn)為”定律終結(jié)，但半導(dǎo)體業(yè)的榮景仍在”。正如finFET發(fā)明者胡正明教授言，看不到其它技術(shù)能夠在未來(lái)50年取代半導(dǎo)體來(lái)達(dá)成這個(gè)任務(wù)。

 

    一直以來(lái)摩爾定律如一盞明燈指引半導(dǎo)體業(yè)向前進(jìn)步，現(xiàn)在尺寸縮小可能越來(lái)越困難，半導(dǎo)體業(yè)會(huì)怎么樣?實(shí)際上對(duì)于定律要有一個(gè)辨證的看法：1)，定律僅是一種猜想，它不是真正的定律。僅是后來(lái)經(jīng)過(guò)大量的實(shí)踐，如英特爾的處理器進(jìn)步，基本上得到證實(shí)：2)，不能否認(rèn)在相當(dāng)長(zhǎng)一段時(shí)間以來(lái)尺寸縮小是推動(dòng)產(chǎn)業(yè)進(jìn)步的最主要?jiǎng)恿χ�一，因此業(yè)界幾乎把晶體管的尺寸縮小等同于定律。

 

    事實(shí)上ITRS從2014年的報(bào)告中已經(jīng)開(kāi)始改變它的預(yù)測(cè)思路，認(rèn)為半導(dǎo)體業(yè)中的尺寸縮小是個(gè)物理極限，早晚將至,但是器件小型化可能持續(xù)下去。ITRS的結(jié)論，晶體管器件的柵長(zhǎng)到2020年左右已不再沿斜率下降，而變得平坦。

 

     在最近的IEEE年會(huì)論文集中已有文章表示到2021年晶體管尺寸將停止繼續(xù)縮小。芯片制造商正在尋找其它的方法來(lái)增加晶體管的密度，把晶體管的結(jié)構(gòu)由平面型轉(zhuǎn)向垂直型，例如在存儲(chǔ)器中已出現(xiàn)堆疊層存儲(chǔ)器，目前已達(dá)48層及64層的3D NAND閃存。

 

    IBM的研發(fā)對(duì)于全球半導(dǎo)體產(chǎn)業(yè)的貢獻(xiàn)是十分巨大的，它總是走在前列。它申請(qǐng)了多項(xiàng)專利，自己不用， 而售給別人，但是到2009年時(shí)它率先聲言要放棄晶圓制造，原因是它的10億美元銷售額不可能支持得起花50億美元建造一個(gè)先進(jìn)的Fab。

 

    ITRS的主席Paolo Gargini 非常清楚地告訴芯片的購(gòu)買者及設(shè)計(jì)者，那些公司包括如蘋(píng)果，Google，Qualcomm才是下一代芯片要求的推動(dòng)者，而不是IDM廠商，盡管我們都是跟隨它一起成長(zhǎng)。

 

    在2015 IEEE ISSCC囯際固態(tài)電路會(huì)上intel已經(jīng)闡述它的10nm工藝制程。英特爾認(rèn)為10nm可能是硅尺寸縮小的終點(diǎn)，未來(lái)要進(jìn)入7nm時(shí)需要采用III-V族，或納米線等。

 

    成熟制程節(jié)點(diǎn)的潛力尚在

 

    據(jù)英特爾數(shù)據(jù)，它的產(chǎn)品的平均壽命周期是15年，而制程節(jié)點(diǎn)的平均壽命約為12年，所以至此它的65納米制程技術(shù)仍在使用。

 

    從2012年VLSI公司的統(tǒng)計(jì)，全球65nm及以上的產(chǎn)品占總IC產(chǎn)出的43%，及產(chǎn)能的48%。更為典型，每年新設(shè)計(jì)產(chǎn)品的數(shù)量近13，000個(gè)，其中采用65nm及以上占近85%。十分清楚那些成熟制程節(jié)點(diǎn)不會(huì)輕易退出歷史午臺(tái)。

 

    近期中芯國(guó)際等8英寸硅片市場(chǎng)紅火，產(chǎn)能利用率節(jié)節(jié)上升，及全球8英寸翻新設(shè)備的市場(chǎng)緊缺，也充分反映成熟制程節(jié)點(diǎn)的市場(chǎng)需求仍然很旺盛。

 

    半導(dǎo)體的未來(lái)

 

    除了目前使用的硅CMOS工藝，新的技術(shù)也會(huì)受到矚目。Intel已經(jīng)宣布將在7納米放棄硅。銻化銦(InSb)和銦砷化鎵(InGaAs)技術(shù)都已經(jīng)證實(shí)了它們的可行性，并且兩者都比硅的電子遷移率高、耗能少。碳，包括納米管和石墨烯目前都處在實(shí)驗(yàn)室階段，可能性能會(huì)更好。

 

    當(dāng)然，新的路線圖并沒(méi)有完全放棄原本的幾何縮減方式。除了三柵極晶體管，也許到2020年左右，會(huì)出現(xiàn)采用環(huán)柵晶體管結(jié)構(gòu)和納米線。到21世紀(jì)20年代中期可能會(huì)有整體三維芯片，一塊硅上多層組件就構(gòu)成了一個(gè)單芯片。

 

    ITRS報(bào)告預(yù)測(cè)到2019年時(shí)finFET工藝也將出局，需要用環(huán)柵晶體管(“gate-all-around transistor)結(jié)構(gòu)。下一步晶體管將用納米線以及變成垂直型器件。到2024年時(shí)半導(dǎo)體器件將面臨熱的限制,因此要迎接微流體溝道(microfluidic channels)，可以增加晶體管散熱的有效表面積。

 

    推動(dòng)半導(dǎo)體業(yè)進(jìn)的進(jìn)步，之前由PC，互聯(lián)網(wǎng)，目前還在發(fā)力的是移動(dòng)時(shí)代，估計(jì)未來(lái)大的應(yīng)用市場(chǎng)有汽車電子，智能嵌入式時(shí)代，以及物聯(lián)網(wǎng)時(shí)代。

 

    但就目前來(lái)說(shuō)，摩爾定律的打破已經(jīng)成為新的常態(tài)。那個(gè)以摩爾定律為向?qū)�，遵循�?guī)則亦步亦趨的時(shí)代，到頭了。